DDR5內(nèi)存規(guī)范正式發(fā)布，國內(nèi)外廠商進(jìn)展如何？
發(fā)布日期:2020-07-24
點擊次數(shù):6105
從美光科技公開的資料顯示，2000年到2019年，內(nèi)存帶寬大幅度提升，從約1GB/s迅速提升至目前的接近200GB/s，但這仍趕不上處理器核心數(shù)量大幅度提升。從早期的單核心、雙核，到目前一個系統(tǒng)中最高可以超過60個處理器核心，在超多核心處理器的系統(tǒng)中，每個處理器內(nèi)核的可用帶寬是嚴(yán)重不足的，DRAM帶寬迫切需要改善。
2020年7月15日，JEDEC固態(tài)技術(shù)協(xié)會正式發(fā)布下一個主流內(nèi)存標(biāo)準(zhǔn)DDR5 SDRAM的最終規(guī)范（JESD79-5），為全球計算機(jī)內(nèi)存技術(shù)拉開新時代序幕。
2007年DRAM產(chǎn)業(yè)迎來DDR3時代，2012年正式步入DDR4，而DDR5是DDR標(biāo)準(zhǔn)的最新迭代，它再次擴(kuò)展了DDR內(nèi)存的功能，將峰值內(nèi)存速度提高了一倍，同時也大大增加了內(nèi)存容量。基于新標(biāo)準(zhǔn)的硬件預(yù)計將于2021年推出，先從服務(wù)器層面開始采用，之后再逐步推廣到消費(fèi)者PC和其他設(shè)備。
JEDEC預(yù)計，DDR5的生命周期將和DDR4一樣長，甚至更長一些。DDR3和DDR4都享有大約7年的生命周期，DDR5擁有更長的保質(zhì)期，得益于技術(shù)產(chǎn)業(yè)的不斷成熟。
據(jù)外媒anandtech報道，和之前的每一次DDR迭代一樣，DDR5的主要關(guān)注點再次放在提高內(nèi)存密度以及速度上。JEDEC希望將這兩方面都提高一倍，最高內(nèi)存速度將達(dá)到6.4Gbps（標(biāo)準(zhǔn)頻率 6400MHz），而單條LRDIMM的容量最終將能夠達(dá)到2TB，最大UDIMM容量為128 GB。同時，還有一些較小的變化，以支持這些目標(biāo)或簡化生態(tài)系統(tǒng)的某些方面，如on-DIMM電壓調(diào)節(jié)器以及片內(nèi)糾錯代碼（on-die ECC）。
堆疊技術(shù)讓單顆、單條容量更大
首先是容量和密度，因為這是與DDR4相比最直接的標(biāo)準(zhǔn)變化。據(jù)anandtech，DDR5將允許單顆內(nèi)存芯片的密度達(dá)到64Gbit，是DDR4最大密度16Gbit的4倍。再加上Die堆疊，最多允許8個Die堆疊為一個芯片，那么40個元件的LRDIMM可以達(dá)到2TB的有效內(nèi)存容量。
不過16GB可能是單條DDR5內(nèi)存比較常規(guī)的容量，單條最大理論容量能夠達(dá)到256GB，甚至達(dá)到了目前多數(shù)HEDT平臺的最大支持內(nèi)存容量。而對于更簡陋的無緩沖DIMM來說，這將意味著最終會看到DIMM容量達(dá)到128GB的典型雙列配置。
當(dāng)然，當(dāng)芯片制造趕上規(guī)格所能允許的范圍時，DDR5規(guī)格的峰值容量將用在標(biāo)準(zhǔn)生命周期的后期，首先，內(nèi)存制造商將使用當(dāng)今可達(dá)到的密度8Gbit和16Gbit芯片來構(gòu)建DIMM。因此，雖然DDR5的速度提升相當(dāng)直接，但隨著制造密度的提高，容量的提升將更加緩慢。
單DIMM雙通道，速度翻倍
DDR5再次提高了內(nèi)存帶寬。每個人都希望獲得更高的性能（尤其是在DIMM容量不斷增長的情況下），這也是這次DDR5提升的重點。
對于DDR5來說，JEDEC希望比通常的DDR內(nèi)存規(guī)范更積極地開始工作。通常情況下，新的標(biāo)準(zhǔn)是從上一個標(biāo)準(zhǔn)的起點開始的，例如DDR3到DDR4的過渡，DDR3正式停止在1.6Gbps，DDR4內(nèi)存的起步頻率在2133MHz，較為頂級的產(chǎn)品能夠達(dá)到4400MHz以上，這還需要處理器和主板等多方面的支持。然而對于DDR5來說，JEDEC的目標(biāo)要高得多，預(yù)計將從4.8Gbps (標(biāo)準(zhǔn)頻率 4800MHz)起跳，比末代DDR4 官方3.2Gbps（標(biāo)準(zhǔn)頻率 3200MHz）最高速度快了50%左右，總傳輸帶寬提升了38%。而在之后的幾年里，當(dāng)前版本的規(guī)范允許數(shù)據(jù)速率達(dá)到6.4Gbps，比DDR4的官方峰值快了一倍，最高可摸到8400MHz。
這些速度目標(biāo)的基礎(chǔ)是DIMM和內(nèi)存總線的變化，以便在每個時鐘周期內(nèi)提供和傳輸更多數(shù)據(jù)。對于DRAM速度來說，最大的挑戰(zhàn)來自于DRAM核心時鐘速率缺乏進(jìn)步。專用邏輯仍然在變快，內(nèi)存總線仍然在變快，但支撐現(xiàn)代內(nèi)存的基于電容和晶體管的DRAM時鐘速度還不能超過幾百兆赫。因此，為了從DRAM Die中獲得更多的收益--維持內(nèi)存本身越來越快的假象，并滿足實際速度更快的內(nèi)存總線--已經(jīng)需要越來越多的并行性。而DDR5則再次提升了這一要求。這里最大的變化是，與LPDDR4和GDDR6等其他標(biāo)準(zhǔn)情況類似，單個DIMM被分解為2個通道。DDR5將不是每個DIMM提供一個64位數(shù)據(jù)通道，而是每個DIMM提供兩個獨(dú)立的32位數(shù)據(jù)通道（如果考慮ECC因素，則為40位）。同時，每個通道的突發(fā)長度從8個字節(jié)（BL8）翻倍到16個字節(jié)（BL16），這意味著每個通道每次操作將提供64個字節(jié)。
那么，與DDR4 DIMM相比，DDR5 DIMM以兩倍的額定內(nèi)存速度（核心速度相同）運(yùn)行，將在DDR4 DIMM提供的操作時間內(nèi)提供兩個64字節(jié)的操作，使有效帶寬增加一倍。
總的來說，64字節(jié)仍然是內(nèi)存操作的神奇數(shù)字，因為這是一個標(biāo)準(zhǔn)緩存線的大小。如果在DDR4內(nèi)存上采用更大的突發(fā)長度，則會導(dǎo)致128字節(jié)的操作，這對于單條高速緩存線來說太大，如果內(nèi)存控制器不想要兩條線的連續(xù)數(shù)據(jù)，充其量也會導(dǎo)致效率/利用率的損失。相比之下，由于DDR5的兩個通道是獨(dú)立的，一個內(nèi)存控制器可以從不同的位置請求64個字節(jié)，這使得它更符合處理器的實際工作方式，并避免利用率的損失。
對標(biāo)準(zhǔn)PC臺式機(jī)的凈影響是，取代了DDR4系統(tǒng)模式，即2個DIMM填滿2個通道進(jìn)行2x64bit設(shè)置，而DDR5系統(tǒng)的功能將是4x32bit設(shè)置。
這種結(jié)構(gòu)上的變化在其他地方有一些連鎖效應(yīng)，特別是要最大限度地提高這些小通道的使用率。DDR5引入了更細(xì)粒度的Bank（數(shù)據(jù)塊）和Bank Group（數(shù)據(jù)組）存儲體刷新功能，數(shù)量翻番到32，每Bank的自刷新速度翻番到16Gbps。這將允許一些k存儲體在其他使用時進(jìn)行刷新，能更快地完成必要的刷新（電容補(bǔ)給）、控制延遲、并使未使用的存儲庫更快可用。存儲體組的最大數(shù)量也從4個增加到8個，這將有助于減輕順序內(nèi)存訪問的性能折扣。
官方微信